MeasureSLOC(&LMS); /* 2010/03 */

3月分のdiffstat．

bench/BENCH_CALCULATE_SNR_SINR.vhd |    4 
 bench/BENCH_LMS.vhd                | 2083 +++++++++++++++++++++++++++++++++++++
 bench/BENCH_LMS_LX.vhd             | 1337 +++++++++++++++++++++++
 bench/BENCH_LVDS.vhd               |  385 +++++-
 bench/BENCH_S4LLR.vhd              |   67 +
 bench/BENCH_S5LDPCD.vhd            |   50 
 bench/LMS_LX1.vhd                  |  601 ++++++++++
 bench/LMS_LX2.vhd                  |  601 ++++++++++
 bench/LMS_LX3.vhd                  |  601 ++++++++++
 bench/METABENCH_LMS.vhd            |  125 ++
 bench/METABENCH_LMS_LX.vhd         |  167 ++
 vhdl/AANORM.vhd                    |  395 +++++++
 vhdl/ACB.vhd                       |   14 
 vhdl/ACN.vhd                       |   37 
 vhdl/ACW.vhd                       |   14 
 vhdl/AFIFO.vhd                     |   27 
 vhdl/COMMON_TYPE_PKG.vhd           |    8 
 vhdl/EXCHANGE_LX1_F4J2.vhd         |  263 ++++
 vhdl/EXCHANGE_LX2_F4J1.vhd         |  263 ++++
 vhdl/EXPORT_LVDS.vhd               |   12 
 vhdl/EXPORT_LX1_F3J2.vhd           |  134 +-
 vhdl/EXPORT_LX4_F3J1.vhd           |    6 
 vhdl/EXPORT_LX4_F4J1.vhd           |    6 
 vhdl/IMPORT_LVDS.vhd               |   58 -
 vhdl/IMPORT_LX1_F1J6.vhd           |   18 
 vhdl/IMPORT_LX1_F2J4.vhd           |   18 
 vhdl/IMPORT_LX2_F3J1.vhd           |  137 +-
 vhdl/ISQRT.vhd                     |  738 +++++++++++++
 vhdl/IWSRFA.vhd                    |  202 ++-
 vhdl/LDPCD.vhd                     |    8 
 vhdl/LMS_DCM.vhd                   |   17 
 vhdl/LMS_FORMER.vhd                |  629 ++++-------
 vhdl/LMS_LATTER.vhd                |  413 ++-----
 vhdl/LMS_LX1_FPGA1.vhd             |  204 ++-
 vhdl/LMS_LX1_FPGA2.vhd             |  298 ++++-
 vhdl/LMS_LX1_FPGA3.vhd             |  146 ++
 vhdl/LMS_LX1_FPGA4.vhd             |  264 ++--
 vhdl/LMS_LX2_FPGA1.vhd             |  643 +++++++++++
 vhdl/LMS_LX2_FPGA2.vhd             |  964 +++++++++++++++++
 vhdl/LMS_LX2_FPGA3.vhd             | 1002 +++++++++++++++++
 vhdl/LMS_LX2_FPGA4.vhd             | 1090 +++++++++++++++++++
 vhdl/LMS_LX3_FPGA1.vhd             |  211 +++
 vhdl/LMS_LX3_FPGA2.vhd             |  340 ++++++
 vhdl/LMS_LX3_FPGA3.vhd             |  163 ++
 vhdl/LMS_LX3_FPGA4.vhd             |  136 ++
 vhdl/LMS_LX_FEBE.vhd               |   95 +
 vhdl/S4LLR.vhd                     |   62 -
 vhdl/S5LDPCD.vhd                   |   16 
 vhdl/SB_MASTER.vhd                 |   17 
 vhdl/SCB.vhd                       |   14 
 vhdl/SCN.vhd                       |   31 
 vhdl/SCW.vhd                       |   14 
 vhdl/SFIFO.vhd                     |   13 
 vhdl/WSX_LFSR.vhd                  |  412 +++++++
 54 files changed, 14272 insertions(+), 1301 deletions(-)

synthesizableなブツとしての大物としては，先々月分から追加した1ボード分のtop wrapperにあたるvhdl/LMS_LX2_FPGA{1,2,3,4}.vhdだな．合計で4kLOC以下に抑えられたみたい．つーか，相変わらず，テストベンチがデカ過ぎる． :DDD

ブツは4月に入ってからもチョコチョコ直してるのので，何気にもう少しかかりそうな臭い．つーか，別の人に作ってもらっている接続対象の前段と後段があるんだが，インターフェイスまわりのコードに限らず，スタイルがうんこで泣ける．よいこのみんな！インデントがハードタブだのソフトタブだのはこの際どうでもいいから，せめて行末の謎の空白とかタブだけの空行とかは消しとこうぜ！！１ :P