Xilinx.ISE[8][2][i].karma--; /* XC3S500 */

楽しい楽しい休日出勤． :p
[Hmm, it's a delightful holiday work. :p]

鬼コードした約500モジュールのVHDLをISEでムニャる．
Optimize GoalをSpeedにしてムニョるとBlock RAMが足りない．
Optimize GoalをAreaにしてヘニャるとLUTが足りない．
と言うか，top levelでしかOptimimze *やら* Styleって指定出来ない構造？
つーか，Over mappingしているの分かっているのに次のstageに進むのって
build systemが低品質過ぎね？ :p
これだからbloatなIDEはだめだめなんじゃよ．
[I've poking about 500 momdules of VHDL w/ suck0rz Xilinx ISE.
When specified Optimize Goal to Speed or so, it sez exceeded Block RAM resource.
When specified Optimize Goal to Area or so, it sez exceeded LUT resource.
Well, it can not handle Optimize * or * Style feature at non-top level?
Blah, although it was already over mapped, t3h blob forces to go to next stage,
ZOMG... :p
That's why I hate bloated IDE.]

教訓：IDEは高校生まで．
[L: To use a IDE can be applicable, if U R a HS kid.]